目录

第1章 电路分析的基础知识

第2章 半导体基本器件

第3章 开关理论基础

第4章 门电路

第5章 组合逻辑电路

第6章 时序逻辑电路

6.3 时序电路的一般分析方法

第7章 存储器和可编程逻辑器件

第8章 数字系统基础

 

第4章 门电路

4.2.1 最简单的与门、非门和与非门电路

 1. 二极管与门（P100）

   4k Ucc
+5V
+3V
A


B

 DA

DB

 F=AB

A B F iA iB
0V 0V 0V Ucc/2R1
0V +3V 0V Ucc/R1 >-40μA
+3V 0V 0V >-40μA Ucc/R1
+3V +3V +3V (Ucc-3)/2R1

 2. 三极管非门（P102）

三极管饱和时 ube=0.7V，Uces=0.25V。

   Rc Ucc
+5V
A
Rb		 F=A

　

A F
+0.2V +5V
+5V +0.2V

 3. 晶体管与非门（P102）

   4k    Rc Ucc
+5V
+3V
A


B

 DA

DB

 F=AB
Rb		 F=AB

4.2.2 TTL 与非门（P103）

   4k  1
0		 Ucc
+5V
A
B

0
1

 0
1		 F=AB

1
0
0
1

4.2.3 TTL 门的主要参数（P107）

 1.空载功耗

 空载功耗：静态未带负载的功耗。

 2.传输特性

 输入电压从 0V 电位上升到高电位时，输出电压的变化情况。

　 前一级输出接后一级输入
　 输出特性 Ucc 输入特性
高电平 　 UOHmin 　
　 　 UNH
UIHmin 　
UILmax
UNL 　
低电平 　 UOLmax

0V

 输入为高电位时的噪声容限

  UNH = UOHmin-UIHmin

 输入为低电位时的噪声容限

  UNL = UILmax-UOLmax

 3. 传输延时和速度-功耗积（P109）

 传输延时：输出电压上升或下降到 50% Um 的时刻。

 4. 扇出系数 No

 一个门能够驱动同类门的个数。

4.2.5 可以线或的 TTL 门（P111）

 1.集电极开路门（OC 门）

 2.三态 TTL 门

 使能信号（EN=0）：F = 高阻

 使能信号（EN=1）：F = A

 4.3.1 CMOS 反相器（P115）

 CMOS：由 PMOS 管和 NMOS 管串联组成的互补 MOS 电路。

uI Udd

uO

 4.3.2 CMOS 传输门（P117）

 CMOS 传输门：由 PMOS 管和 NMOS 管并联组成。

由 A 和 A 控制传输门的通断。

 4.3.3 CMOS 逻辑门（P118）

 1.与非门

有 0 出 1，全 1 出 0。

A

B

 Udd

F=AB

 2.或非门

有 1 出 0，全 0 出 1。

A

B

 Udd

F=A+B

 4.3.4 CMOS 三态门（P119）

 图 4.3.9(b) 电路中，

 G=1 时，T1 管导通，F=A；

 G=0 时，T1 和 T3 截止，F=高阻。

A

G=1

 Udd

F=A

 

第5章 组合逻辑电路

5.2 组合逻辑电路的分析（P129）

例 5.2.1 分析逻辑电路

A
B 		C

F
A
B

D

 1）逻辑表达式

 C = A + B，D = A B，F = C + D

 2）迭代逻辑表达式

 F = C + D = (A + B + A B)取反 = (A+B)AB

   = (A+B)(A + B) = AB + AB

 3）写出真值表后，判断出是异或门。

A B C D F
0 0 1 0 0
0 1 0 0 1
1 0 0 0 1
1 1 0 1 0

5.3 组合逻辑电路的设计（P130）

例 5.3.1 设计多数表决电路

 1）写出真值表

A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

 2）由真值表画出卡诺图

　 BC
A 0 0 1 0
0 1 1 1

 3）由卡诺图写出表达式

  F = AB +BC +AC

 4）由逻辑表达式画出逻辑图

A
B 		AB F
A
C 		AC
B
C

BC

5.4 组合逻辑电路中的竞争和险象（P131）

5.5 常见的组合逻辑电路（P134）

 1.互斥输入的编码器

键盘各输入信号相斥。

I0 I1 I2 I3  Y1 Y0  OCE 
0  0  0  0 0  0 0
1  0  0  0 0  0 1
0  1  0  0 0  1 1
0  0  1  0 1  0 1
0  0  0  1 1  1 1

  输入：I0I1I2I3= 0100

  输出：Y1Y0 = 01

  扩展输出端：OEX = 1

  Y0 = I1 + I3

I3

I2

I1

I0

 4线 -2线

编码器

 Y1

Y0

OEX

 2.优先编码器（P136）

 优先权从高到低排列：I3 I2 I1 I0

I0 I1 I2 I3  Y1 Y0  OCE 
0  0  0  0 0  0 0
x  x  x  1 1  1 1
x  x  1  0 1  0 1
x  1  0  0 0  1 1
1  0  0  0 0  0 1

  输入：I0I1I2I3= x100

  输出：Y1Y0 = 01

  扩展输出端：OEX = 1

  Y0 = I3 + I3I2I1 = I3 + I2I1

I3

I2

I1

I0

 4线 -2线

优先编码器

 Y1

Y0

OEX

5.5.2 译码器

 1.二进制译码器（P137）

A1 A0 Y0 Y1 Y2 Y3
0  0 1  0  0  0
0  1 0  1  0  0
1  0 0  0  1  0
1  1 0  0  0  1

  Y0 = A1A0；

  Y1 = A1A0；

  Y2 = A1A0；

  Y3 = A1A0；

A1

A0

 2线 -4线

译码器

 Y3

Y2

Y1

Y0

 2.数字显示译码器（P138）

 显示七段显示译码器中的 a 字段。

a
f

e

 b

c
d
十进制 m 输入 输出

Fa
A3 A2 A1 A0
m0 0 0 0 0 1
m1 0 0 0 1 0
m2 0 0 1 0 1
m3 0 0 1 1 1
m4 0 1 0 0 0
m5 0 1 0 1 1
m6 0 1 1 0 1
m7 0 1 1 1 1
m8 1 0 0 0 1
m9 1 0 0 1 1

5.5.3 多路选择器（P139）

 地址码 A1 A0 控制选择数据 D0 D1 D2 D3 ，由 Y 端输出。

A1 A0 Y
0  0 D0
0  1 D1
1  0 D2
1  1 D3

  Y =（A1A0）D0 +（A1A0）D1 +（A1A0）D2 +（A1A0）D3

D0

D1

D2

D3

4 选 1

多路

选择器

 Y
　 A1 A0 　

5.5.4 数值比较器

 1. 一位二进制数的比较（P146）

 （A>B）= A B

A  B （A>B）
0  0 0
0  1 0
1  0 1
1  1 0

　

A

A A B

（A>B）
A
B

A B

 （A>B） = A A B = A (A + B) = A B

 2. 两位二进制数的比较（P141）

 （A>B）=（A1>B1）+（A1=B1）（A0>B0）

5.5.5 加法器

 1.全加器（P142）

 半加器

 S'n = AnBn + AnBn = AnBn异或

 C'n = AnBn

An Bn S'n C'n
0  0 0  0
0  1 1  0
1  0 1  0
1  1 0  1

 

　 Σ 　
An

Bn

 P  Σ

Q  CO

 S'n

C'n

 全加器

An Bn Cn-1 Sn Cn
0  0  0 0  0
0  0  1 1  0
0  1  0 1  0
0  1  1 0  1
1  0  0 1  0
1  0  1 0  1
1  1  0 0  1
1  1  1 1  1

　

　 Σ 　
An

Bn

Cn-1

 P  Σ

Q  CO

CI    

 Sn

Cn

 

 2. 逐位进位加法器（P144）

 进位信号逐位生成，运算速度慢。

 3. 超前进位加法器

 减小进位信号的生成时间，提高运算速度。

5.6.1 中规模集成译码器（P140）

 1. 2线—4线译码器

 74139 输出有效电位：0。

 译码器工作：允许端 S = 0。

A1 A0 Y0 Y1 Y2 Y3
0  0 0 1  1 1
0  1 1 0  1 1
1  0 1 1  0 1
1  1 1 1  1 0

　

S=0 1 1
1
1		 Y0
A0=0 1 Y1
A1=0 1 Y2
Y3

 2. 4线—16线译码器

 74154 输出有效电位：0。

 译码器工作：允许端 S1 = 0   S2 = 0。

 3. 6线—64线译码器

 74139和74154 构成

A5 A4 A3 A3 A1 A0
A1 A0 S

74139

Y0 Y1 Y2 Y3
|  |  |  |
|  |  |  |
A3 A2 A1 A0 S1 S2

74154

Y0 Y1…………Y15

    A3 A2 A1 A0 S1 S2

74154

Y0 Y1…………Y15

    A3 A2 A1 A0 S1 S2

74154

Y0 Y1…………Y15

    A3 A2 A1 A0 S1 S2

74154

Y0 Y1…………Y15
Y0 Y1…………Y15 Y16 Y17…………Y31 Y32 Y33…………Y47 Y48 Y49…………Y63

5.6.2 中规模集成多路选择器（P149）

 1. 74153 双4选1 多路选择器

 多路选择器工作：允许端 1S = 0 2S = 0。

A1 A0 1Y
0   0 1D0
0   1 1D1
1   0 1D2
1   1 1D3

　

1S=0 1 1
1
1
1D0		 & ≥1 1Y
1D0
1D1
1D2
1D3 		　 　
A1=0 1 　
A0=0 1 　

 2. 5片 74153 双4选1 多路选择器构成 16选1 多路选择器

0a 1a 2a 3a 4a 5a 6a 7a 8a 9a 10a 11a 12a 13a 14a 15a
A0
A1 		1S 1D0 1D1 1D2 1D3  2S 2D0 2D1 2D2 2D3

74153

1Y   2Y

  A0
 A1  		1S 1D0 1D1 1D2 1D3  2S 2D0 2D1 2D2 2D3

74153

1Y   2Y
|  |
|  |		 |  |
|  |
A2
A3 		1S 1D0 1D1 1D2 1D3  2S 2D0 2D1 2D2 2D3

74153

1Y                    2Y
a 输出 b 输出

 3. 用多路选择器实现逻辑函数(P150)

例 5.6.1 输入变量为 A B C,输出 F0 。

用 8选1 多路选择器实现逻辑函数

0  0  1  1  0  1  1  0
A
B
C 		A2
A1
A0 		D0 D1 D2 D3 D4 D5 D6 D7

 

Y
F